

日 本 国 特 許 庁

PATENT OFFICE
JAPANESE GOVERNMENT

JCS78 U.S. PRO
09/829078
04/10/01

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2000年 6月 8日

出 願 番 号
Application Number:

特願2000-172192

出 願 人
Applicant (s):


株式会社日立製作所

CERTIFIED COPY OF
PRIORITY DOCUMENT

2000年11月17日

特許庁長官
Commissioner,
Patent Office

及 川 耕 造



出証番号 出証特2000-3095496

【書類名】 特許願

【整理番号】 PE27796

【提出日】 平成12年 6月 8日

【あて先】 特許庁長官 殿

【国際特許分類】 G09G 3/18

【発明者】

【住所又は居所】 茨城県日立市大みか町七丁目1番1号
株式会社 日立製作所 日立研究所内

【氏名】 檜山 郁夫

【発明者】

【住所又は居所】 茨城県日立市大みか町七丁目1番1号
株式会社 日立製作所 日立研究所内

【氏名】 小村 真一

【発明者】

【住所又は居所】 茨城県日立市大みか町七丁目1番1号
株式会社 日立製作所 日立研究所内

【氏名】 山本 恒典

【発明者】

【住所又は居所】 茨城県日立市大みか町七丁目1番1号
株式会社 日立製作所 日立研究所内

【氏名】 青山 哲也

【発明者】

【住所又は居所】 茨城県日立市大みか町七丁目1番1号
株式会社 日立製作所 日立研究所内

【氏名】 佐藤 秀夫

【発明者】

【住所又は居所】 茨城県日立市大みか町七丁目1番1号
株式会社 日立製作所 日立研究所内

【氏名】 津村 誠

【発明者】

【住所又は居所】 茨城県日立市大みか町七丁目1番1号
株式会社 日立製作所 日立研究所内

【氏名】 近藤 克己

【発明者】

【住所又は居所】 茨城県日立市大みか町七丁目1番1号
株式会社 日立製作所 日立研究所内

【氏名】 内海 夕香

【特許出願人】

【識別番号】 000005108

【氏名又は名称】 株式会社 日立製作所

【代理人】

【識別番号】 100098017

【弁理士】

【氏名又は名称】 吉岡 宏嗣

【手数料の表示】

【予納台帳番号】 055181

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 画像表示方法および画像表示装置

【特許請求の範囲】

【請求項 1】 複数の画素により構成された表示部を有する画像表示装置の画像表示方法において、

所定数の複数画素を 1 ブロック単位とし、

前記 1 ブロック内の前記複数画素に 1 走査期間で同じ情報を表示する領域と前記 1 ブロック内の前記複数画素に複数回の走査でそれぞれ異なる情報を表示することが可能な領域とを組み合わせる 1 画面を構成し表示することを特徴とする画像表示方法。

【請求項 2】 複数の画素により構成された表示部を有する画像表示装置の画像表示方法において、

所定数の複数画素を 1 ブロック単位とし、

前記各ブロックに表示すべき画像が動画か静止画かを判別し、

前記 1 ブロック内の前記複数画素に 1 走査期間で同じ情報を表示する動画領域と前記 1 ブロック内の前記複数画素に複数回の走査でそれぞれの画素が異なる情報を表示することが可能な静止画領域とを組み合わせる 1 画面を構成し表示することを特徴とする画像表示方法。

【請求項 3】 請求項 1 または 2 に記載の画像表示方法において、

前記それぞれの領域を前記 1 ブロック単位以上の任意の大きさの領域に任意の時間で切り換え可能であることを特徴とする画像表示方法。

【請求項 4】 請求項 2 または 3 に記載の画像表示方法において、

前記 1 ブロック単位で前記静止画の精細度を判別し、

精細度の低い静止画については前記 1 ブロック内の任意の複数画素に 1 走査期間で同じ情報を表示することを特徴とする画像表示方法。

【請求項 5】 請求項 1 ないし 4 のいずれか一項に記載の画像表示方法において、

前記 1 画面が、前記 1 ブロック単位を構成する複数画素の数と同数以下のフレームにより構成され、

前記複数画素が各フレームごとに選択されることを特徴とする画像表示方法。

【請求項 6】 請求項 1 ないし 4 のいずれか一項に記載の画像表示方法において、

前記画像表示装置の複数の走査配線および複数の信号配線がマトリクス状に配置され、

走査配線と信号配線との交点に複数の走査配線と複数の信号配線とに接続されたスイッチが形成され、

前記スイッチに接続された画素電極に対向する対向電極が前記複数画素ごとに分割され、

前記同じ情報を表示する領域と前記異なる情報を表示することが可能な領域とに応じて前記信号配線および前記対向電極にレベルの異なる駆動波形を印加することを特徴とする画像表示方法。

【請求項 7】 請求項 5 または 6 に記載の画像表示方法において、

前記画像表示装置が、照明装置を背面に備え、偏光板を有する一对の透明基板と前記一对の透明基板間に挟まれた液晶層とを有し、液晶層に電界を印加して液晶層の配向状態を制御し、画像を表示する表示装置であり、

前記 1 ブロック内の複数画素に 1 走査期間で同じ情報を表示する領域が前記 1 画面内に存在するときには、前記走査に同期して前記照明装置をブリンク発光させる

ことを特徴とする画像表示方法。

【請求項 8】 請求項 1 ないし 7 のいずれか一項に記載の画像表示装置と、前記画像表示装置に表示する画像信号を発生する画像発生装置と、前記画像信号に基づいて前記画像表示装置を制御する表示制御装置と、前記画像信号に対応した情報を保持する情報記憶装置とからなる画像表示システムの画像表示方法において、

前記画像表示装置が、前記同じ情報を表示する領域と前記異なる情報を表示す

ることが可能な領域とを判別すること
ことを特徴とする画像表示方法。

【請求項 9】 請求項 1 ないし 7 のいずれか一項に記載の画像表示装置と、前記画像表示装置に表示する画像信号を発生する画像発生装置と、前記画像信号に基づいて前記画像表示装置を制御する表示制御装置と、前記画像信号に対応した情報を保持する情報記憶装置とからなる画像表示システムの画像表示方法において、

前記表示制御装置が、前記同じ情報を表示する領域と前記異なる情報を表示することが可能な領域とを判別すること
ことを特徴とする画像表示方法。

【請求項 10】 請求項 1 ないし 7 のいずれか一項に記載の画像表示装置と、前記画像表示装置に表示する画像信号を発生する画像発生装置と、前記画像信号に基づいて前記画像表示装置を制御する表示制御装置と、前記画像信号に対応した情報を保持する情報記憶装置とからなる画像表示システムの画像表示方法において、

前記画像発生装置が、前記同じ情報を表示する領域と前記異なる情報を表示することが可能な領域とを判別すること
ことを特徴とする画像表示方法。

【請求項 11】 画像データを表示データに変換する表示コントローラと画像変換回路と表示パネルとを有する画像表示装置であって、

前記画像表示装置が、前記表示パネルに解像度の異なるデータを送るフレームメモリと動画・静止画判別回路とを含み、

前記表示パネルが、信号配線に画像データ信号を印加する信号ドライバと、走査配線に走査信号を印加する制御信号ドライバと、選択信号配線に表示ブロック選択信号を印加する画素選択ドライバとを備え、

前記表示パネルが、マトリクス状に配置された多数の画素のうち所定数の複数画素を 1 ブロック単位とし、前記 1 ブロック内の前記複数画素に 1 走査期間で同じ情報を表示する領域と前記 1 ブロック内の前記複数画素に複数回の走査でそれぞれ異なる情報を表示することが可能な領域とを組み合わせる 1 画面を構成し表

示する

ことを特徴とする画像表示装置。

【請求項 1 2】 画像データを表示データに変換する表示コントローラと画像変換回路と表示パネルとを有する画像表示装置であって、

前記画像表示装置が、前記表示パネルに解像度の異なるデータを送るフレームメモリと動画・静止画判別回路とを含み、

前記表示パネルが、信号配線に画像データ信号を印加する信号ドライバと、走査配線に走査信号を印加する制御信号ドライバと、選択信号配線に表示ブロック選択信号を印加する画素選択ドライバとを備え、

前記表示パネルが、マトリクス状に配置された多数の画素のうち所定数の複数画素を 1 ブロック単位とし、前記 1 ブロック内の前記複数画素に 1 走査期間で同じ情報を表示する動画領域と前記 1 ブロック内の前記複数画素に複数回の走査でそれぞれ異なる情報を表示することが可能な静止画領域とを組み合わせる 1 画面を構成し、

前記動画領域を前記動画・静止画判別回路からの動画データに基づいて表示し

、
前記静止画領域を前記フレームメモリからの静止画データに基づいて表示することを特徴とする画像表示装置。

【請求項 1 3】 請求項 1 1 または 1 2 に記載の画像表示装置において、
照明装置を背面に備え、

偏光板を有する一対の透明基板と、前記一対の透明基板間に挟まれた液晶層とを有し、

前記一対の透明基板の一方には、複数の前記走査配線と、複数の前記走査配線にマトリクス状に形成された複数の第 1 の信号配線および複数の第 2 の信号配線と、複数の前記走査配線と複数の前記第 1 の信号配線との交点に対応して形成された複数の第 1 のスイッチと、複数の前記第 2 の信号配線と複数の前記第 1 のスイッチとの間に形成された複数の第 2 のスイッチと、複数の前記第 2 のスイッチに接続された画素電極とを有し、

前記一対の透明基板のどちらか一方に対向電極を有し、

前記画素電極と前記対向電極との間に電界を印加し、
前記液晶層の配向状態を制御して画像を表示する
ことを特徴とする画像表示装置。

【請求項 1 4】 請求項 1 1 ないし請求項 1 3 のいずれか一項に記載の画像表示装置において、

前記表示パネルが、前記画素のピクセル部に横電界を印加するためのピクセル電極と対向電極とを一つの基板上に備えた
ことを特徴とする画像表示装置。

【請求項 1 5】 請求項 1 1 または請求項 1 3 に記載の画像表示装置において、

前記表示パネルが、前記画素のピクセル部に縦電界を印加するために、一对の透明基板の一方にピクセル電極を備え、他方の透明基板に対向電極を備えた
ことを特徴とする画像表示装置。

【請求項 1 6】 請求項 1 4 または請求項 1 5 に記載の画像表示装置において、

前記画素のピクセル部に搭載するカラーフィルタを前記走査配線に平行なストライプ構造とした
ことを特徴とする画像表示装置。

【請求項 1 7】 請求項 1 3 ないし請求項 1 6 のいずれか一項に記載の画像表示装置において、

前記照明装置が、前記走査配線に印加される走査信号と同期して、光射出領域を移動させる発光制御手段を備えた
ことを特徴とする画像表示装置。

【請求項 1 8】 請求項 1 1 または 1 2 に記載の画像表示装置において、
照明装置を背面に備え、

偏光板を有する一对の透明基板と、前記一对の透明基板間に挟まれた液晶層とを有し、

前記一对の透明基板の一方には、複数の前記走査配線と、複数の前記走査配線にマトリクス状に形成された複数の前記第 1 の信号配線および複数の前記第 2 の

信号配線と、複数の前記走査配線と複数の前記第 1 または前記第 2 の信号配線の交点に対応して形成された複数の前記第 1 のスイッチと、複数の前記第 2 または前記第 1 の信号配線に対応して形成された複数の前記第 2 のスイッチと、複数の前記第 1 のスイッチまたは複数の前記第 2 のスイッチに接続された画素電極と、複数の前記第 2 のスイッチまたは複数の前記第 1 のスイッチに接続された対向電極とを有し、

前記画素電極と前記対向電極との間に電界を印加し、

前記液晶層の配向状態を制御して表示する

ことを特徴とする画像表示装置。

【請求項 1 9】 請求項 1 1 または 1 2 に記載の画像表示装置において、

照明装置を背面に備え、

偏光板を有する一对の透明基板と、前記一对の透明基板間に挟まれた液晶層とを有し、

前記一对の透明基板の一方には、複数の前記走査配線と、複数の前記走査配線にマトリクス状に形成された複数の前記第 1 の信号配線および複数の前記第 2 の信号配線と、複数の前記走査配線と複数の前記第 2 の信号配線の交点に対応して形成された複数の前記第 1 のスイッチと、複数の前記第 1 の信号配線と複数の前記第 1 のスイッチ間に形成された複数の前記第 2 のスイッチと、複数の前記第 2 のスイッチに接続された画素電極とを有し、

前記一对の透明基板のどちらか一方に対向電極を有し、

前記画素電極と前記対向電極との間に電界を印加し、

前記液晶層の配向状態を制御して表示することを特徴とする画像表示装置。

【請求項 2 0】 請求項 1 8 または請求項 1 9 に記載の画像表示装置において、

前記表示パネルが、前記画素のピクセル部に横電界を印加するためのピクセル電極と対向電極とを一つの基板上に備えた

ことを特徴とする画像表示装置。

【請求項 2 1】 請求項 1 8 または請求項 1 9 のいずれか一項に記載の画像表示装置において、

前記表示パネルが、前記画素のピクセル部に縦電界を印加するために、一对の透明基板の一方にピクセル電極を備え、他方の透明基板に対向電極を備えたことを特徴とする画像表示装置。

【請求項 2 2】 請求項 2 0 または請求項 2 1 に記載の画像表示装置において、

前記画素のピクセル部に搭載するカラーフィルタを前記走査配線に平行なストライプ構造としたことを特徴とする画像表示装置。

【請求項 2 3】 請求項 1 8 ないし請求項 2 2 のいずれか一項に記載の画像表示装置において、

前記照明装置が、前記走査配線に印加される走査信号と同期して、光射出領域を移動させる発光制御手段を備えたことを特徴とする画像表示装置。

【請求項 2 4】 請求項 1 1 または 1 2 に記載の画像表示装置において、照明装置を背面に備え、

偏光板を有する一对の透明基板と、前記一对の透明基板間に挟まれた液晶層とを有し、

前記一对の透明基板の一方には、複数の前記走査配線と、複数の前記走査配線にマトリクス状に形成された複数の前記信号配線と、複数の前記走査配線と複数の前記信号配線の交点に対応して形成された複数の前記スイッチと、複数の前記スイッチに接続された画素電極とを有し、

前記一对の透明基板のどちらか一方に形成された複数画素ごとに分割された対向電極を有し、

前記画素電極と前記対向電極との間に電界を印加し、

前記液晶層の配向状態を制御して表示することを特徴とする画像表示装置。

【請求項 2 5】 請求項 2 4 に記載の画像表示装置において、

前記表示パネルが、前記画素のピクセル部に横電界を印加するためのピクセル電極と対向電極とを一つの基板上に備えた

ことを特徴とする画像表示装置。

【請求項 2 6】 請求項 2 4 または 2 5 に記載の画像表示装置において、
前記表示パネルが、前記画素のピクセル部に縦電界を印加するために、一対の
透明基板の一方にピクセル電極を備え、他方の透明基板に対向電極を備えた
ことを特徴とする画像表示装置。

【請求項 2 7】 請求項 2 4 ないし 2 6 のいずれか一項に記載の画像表示装
置において、

前記画素のピクセル部に搭載するカラーフィルタを前記走査配線に平行なスト
ライプ構造とした
ことを特徴とする画像表示装置。

【請求項 2 8】 請求項 2 4 ないし請求項 2 7 のいずれか一項に記載の画像
表示装置において、

前記照明装置が、前記走査配線に印加される走査信号と同期して、光射出領域
を移動させる発光制御手段を備えた
ことを特徴とする画像表示装置。

【請求項 2 9】 請求項 2 4 ないし請求項 2 8 のいずれか一項に記載の画像
表示装置において、

前記スイッチの状態を制御する前記走査配線に印加する選択信号レベルおよび
前記対向電極に印加する選択信号レベルが、それぞれ 2 値以上の選択信号レベル
を有し、

前記対向電極の選択信号レベルに合わせて前記信号配線に印加する画像データ
信号のレベルを変更するレベルシフタを備えた
ことを特徴とする画像表示装置。

【請求項 3 0】 請求項 2 9 に記載の画像表示装置において、

所定数の複数画素を 1 ブロック単位とし、

前記 1 ブロック内の前記複数画素に 1 走査期間で同一表示するための前記走査
配線選択信号レベルおよび前記対向電極信号レベルと、前記 1 ブロック内の任意
の画素を選択するための前記走査配線選択信号レベルおよび前記対向電極信号レ
ベルとを有し、

前記 1 ブロック内の前記複数画素に 1 走査期間で同一表示する領域と、前記 1 ブロック内の前記複数画素に複数回の走査でそれぞれ異なる表示が可能な領域とを切り換える手段を備えたことを特徴とする画像表示装置。

【請求項 3 1】 請求項 2 9 または 3 0 に記載の画像表示装置において、前記照明装置が、前記走査配線に印加される走査信号と同期して、光射出領域を移動させる発光制御手段を備えたことを特徴とする画像表示装置。

【請求項 3 2】 表示パネルとを有する画像表示装置と、前記表示パネルに表示する画像信号を発生する画像発生装置と、前記画像信号に基づいて前記画像表示装置を制御する表示制御装置と、前記表示制御装置に接続され前記画像信号に対応した情報を保持するフレームメモリとからなり、

前記画像表示装置が、動画と静止画とを判別する判別回路を備え、前記表示パネルが、マトリクス状に配置された多数の画素のうち所定数の複数画素を 1 ブロック単位とし、前記 1 ブロック内の前記複数画素に 1 走査期間で同じ情報を表示する領域と前記 1 ブロック内の前記複数画素に複数回の走査でそれぞれ異なる情報を表示することが可能な領域とを組み合わせることで 1 画面を構成し表示することを特徴とする画像表示システム。

【請求項 3 3】 表示パネルとを有する画像表示装置と、前記表示パネルに表示する画像信号を発生する画像発生装置と、前記画像信号に基づいて前記画像表示装置を制御する表示制御装置と、前記表示制御装置に接続され前記画像信号に対応した情報を保持するフレームメモリとからなり、

前記表示制御装置が、動画と静止画とを判別する判別回路を備え、前記表示パネルが、マトリクス状に配置された多数の画素のうち所定数の複数画素を 1 ブロック単位とし、前記 1 ブロック内の前記複数画素に 1 走査期間で同じ情報を表示する領域と前記 1 ブロック内の前記複数画素に複数回の走査でそれぞれ異なる情報を表示することが可能な領域とを組み合わせることで 1 画面を構成し表示する

ことを特徴とする画像表示システム。

【請求項 3 4】 表示パネルとを有する画像表示装置と、前記表示パネルに表示する画像信号を発生する画像発生装置と、前記画像信号に基づいて前記画像表示装置を制御する表示制御装置と、前記表示制御装置に接続され前記画像信号に対応した情報を保持するフレームメモリとからなり、

前記画像発生装置が、動画と静止画とを判別する判別回路を備え、

前記表示パネルが、マトリクス状に配置された多数の画素のうち所定数の複数画素を 1 ブロック単位とし、前記 1 ブロック内の前記複数画素に 1 走査期間で同じ情報を表示する領域と前記 1 ブロック内の前記複数画素に複数回の走査でそれぞれ異なる情報を表示することが可能な領域とを組み合わせることで 1 画面を構成し表示する

ことを特徴とする画像表示システム。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】

本発明は、画像表示装置に係り、特に、画像の表示解像度および書き換え速度を画面内で任意に切り換える手段に関する。

【0 0 0 2】

【従来技術】

近年は、画像表示装置の薄型化、軽量化が進んでおり、画像表示装置の主力であった CRT に代わり、液晶ディスプレイ、PDP (Plasma Display Panel)、ELD (Electroluminescent Display) などのフラットパネルディスプレイが急速に普及し始めている。また、FED (Field Emission Display) などの技術開発も急速に進んでいる。さらに、パーソナルコンピュータ、DVD、デジタル放送などの普及に伴い、高精細でしかも高階調の表示が必須となってきた。このような画像表示装置の高性能化、特に高精細化などの要求は、今後も大きいと考えられている。

【0 0 0 3】

しかし、現行の画像の表示方法や画像表示装置の駆動方式では、配線上の信号

遅延、各画素への書き込み時間の不足、走査周波数の増大などが原因となり、より高精細な表示に伴う表示周波数の上昇に対処することは、困難になりつつある。

【0004】

また、液晶ディスプレイなどのホールド発光型画像表示装置において動画を表示する時に画質が劣化することに関する報告が、電気通信学会技術報告 E I D 9 6-4, pp.19-26(1996-06)などに記載されている。

【0005】

この報告によると、ホールド発光している動画と人間の動画追従視の際の視線移動との不一致により、動画にぼけが発生するため、動画表示の画質が低下してしまう。この動画表示の画質低下を改善するには、フレーム周波数を n 倍速化するなどの方法があることも記載されている。

【0006】

フレーム周波数を n 倍速化する方法とは、液晶ディスプレイなどのホールド発光型画像表示装置で動画を鮮明に映し出す際に、表示周波数を速くする方法である。しかし、既に述べたように、現行の画像の表示方法や画像表示装置の駆動方式では、表示周波数の上昇は、限界に近づいている。

【0007】

今後、要求がますます高まる高精細表示、動画表示に対処するため、配線上の信号遅延の要因である配線抵抗および配線容量を低減できるように、新材料が検討されている。

【0008】

また、画素への書き込み能力を向上させるため、従来のアモルファスシリコンを用いた薄膜トランジスタ(TFT)からポリシリコンを用いたTFTが、近年製品化されている。

【0009】

さらに、特開平08-006526号公報は、解像度を変えるために、1ライン選択と複数ライン同時選択とを切り換える手段を有する液晶画像表示装置を示している。

【0010】

しかし、この技術では、解像度は、ライン上で一定である。しかも、高精細と高速表示とを両立させる方法については、言及されていない。

【0011】

さらに、特開平09-329807号公報は、低消費電力化のために、ブロック選択手段を有し、書き換わった画像のみをブロック単位で書き換える液晶画像表示装置を示している。

【0012】

しかし、全画面が書き換わる動画表示時は、前述の配線上の信号遅延や書き込み能力の限界により、高速動画表示は、困難である。

【0013】

【発明が解決しようとする課題】

配線上の信号遅延を低減し、書き込み能力を上げるには、材料やプロセスの開発が必須である。しかし、信頼性、安定性、均一性などの解決課題は大きく、満足すべき製品が得られるまでには、これから長い開発期間を要すると推定される。

【0014】

そこで、現状の配線材料とTFT，MIMなどのアクティブ素子とを用いて、ますます要求が高まる高精細表示および動画表示ができる表示方法や駆動方法を開発しなければならない。

【0015】

また、将来、配線材料やアクティブ素子の能力が向上してもそのまま適用できる柔軟な手順構成の画像表示方法が望まれる。

【0016】

人間の視覚特性の研究によれば、動画表示時は、画像が高速に書き換わっているために、それほど精細度を高めなくとも、十分な画質と認識される。一方、静止画表示時は、高速に書き換える必要は無いが、十分な画質と認識されるには、高精細表示が要求される。

【0017】

本発明の第 1 の目的は、静止画表示と動画表示とに対する視覚の特性を利用し、認識度が低い情報を削減し、実質的に高精細画像表示と高速動画表示とを両立できる表示方法を提供することである。

【 0 0 1 8 】

本発明の第 2 の目的は、静止画表示と動画表示とに対する視覚の特性を利用し、実質的に高精細／高速動画表示を実現するために、動画の精細度を低減し高速書き換えで表示する領域と、静止画を低速書き換えで高精細表示する領域とを任意に切り換え可能な画像表示装置を提供することである。

【 0 0 1 9 】

本発明の第 3 の目的は、画像発生手段と、表示制御手段と、情報記憶手段と、動画／静止画の判別手段と、上記画像表示装置とからなり、高精細表示と高速動画表示とを両立できる画像表示システムを提供することである。

【 0 0 2 0 】

【課題を解決するための手段】

本発明は、上記目的を達成するために、複数の画素により構成された表示部を有する画像表示装置の画像表示方法において、所定数の複数画素を 1 ブロック単位とし、1 ブロック内の複数画素に 1 走査期間で同じ情報を表示する領域と 1 ブロック内の複数画素に複数回の走査でそれぞれ異なる情報を表示することが可能な領域を組み合わせる 1 画面を構成し表示する画像表示方法を提案する。

【 0 0 2 1 】

本発明は、また、複数の画素により構成された表示部を有する画像表示装置の画像表示方法において、所定数の複数画素を 1 ブロック単位とし、各ブロックに表示すべき画像が動画か静止画かを判別し、1 ブロック内の複数画素に 1 走査期間で同じ情報を表示する動画領域と 1 ブロック内の複数画素に複数回の走査でそれぞれの画素が異なる情報を表示することが可能な静止画領域とを組み合わせる 1 画面を構成し表示する画像表示方法を提案する。

【 0 0 2 2 】

前記 1 ブロック単位で静止画の精細度を判別し、精細度の低い静止画については前記 1 ブロック内の任意の複数画素に 1 走査期間で同じ情報を表示することも

できる。

【 0 0 2 3 】

前記 1 画面は、1 ブロック単位を構成する複数画素の数と同数以下のフレームにより構成され、複数画素が各フレームごとに選択される。

【 0 0 2 4 】

前記画像表示装置の複数の走査配線および複数の信号配線がマトリクス状に配置され、走査配線と信号配線との交点に複数の走査配線と複数の信号配線とに接続されたスイッチが形成され、スイッチに接続された画素電極に対向する対向電極が複数画素ごとに分割され、同じ情報を表示する領域と異なる情報を表示することが可能な領域とに応じて信号配線および対向電極にレベルの異なる駆動波形を印加する。

【 0 0 2 5 】

前記画像表示装置は、照明装置を背面に備え、偏光板を有する一对の透明基板と一对の透明基板間に挟まれた液晶層とを有し、液晶層に電界を印加して液晶層の配向状態を制御し、画像を表示する表示装置であり、1 ブロック内の複数画素に 1 走査期間で同じ情報を表示する領域が 1 画面内に存在する時は、画素の走査に同期して、照明装置をブリンク発光させることが望ましい。

【 0 0 2 6 】

前記画像表示装置と、画像表示装置に表示する画像信号を発生する画像発生装置と、画像信号に基づいて画像表示装置を制御する表示制御装置と、画像信号に対応した情報を保持する情報記憶装置とからなる画像表示システムの画像表示方法において、画像表示装置が、同じ情報を表示する領域と異なる情報を表示することが可能な領域とを判別する方式を採用できる。

【 0 0 2 7 】

前記画像表示装置と、画像表示装置に表示する画像信号を発生する画像発生装置と、画像信号に基づいて画像表示装置を制御する表示制御装置と、画像信号に対応した情報を保持する情報記憶装置とからなる画像表示システムの画像表示方法において、表示制御装置が、同じ情報を表示する領域と異なる情報を表示することが可能な領域とを判別する方式としてもよい。

【 0 0 2 8 】

前記画像表示装置と、画像表示装置に表示する画像信号を発生する画像発生装置と、画像信号に基づいて画像表示装置を制御する表示制御装置と、画像信号に対応した情報を保持する情報記憶装置とからなる画像表示システムの画像表示方法において、画像発生装置が、同じ情報を表示する領域と異なる情報を表示することが可能な領域とを判別する方式を採用することも可能である

本発明は、さらに、画像データを表示データに変換する表示コントローラと画像変換回路と表示パネルとを有する画像表示装置であって、画像表示装置が、表示パネルに解像度の異なるデータを送るフレームメモリと動画・静止画判別回路とを含み、表示パネルが、信号配線に画像データ信号を印加する信号ドライバと、走査配線に走査信号を印加する制御信号ドライバと、選択信号配線に表示ブロック選択信号を印加する画素選択ドライバとを備え、表示パネルが、マトリクス状に配置された多数の画素のうち所定数の複数画素を1ブロック単位とし、1ブロック内の複数画素に1走査期間で同じ情報を表示する領域と1ブロック内の複数画素に複数回の走査でそれぞれ異なる情報を表示することが可能な領域とを組み合わせて1画面を構成し表示する画像表示装置を提案する。

【 0 0 2 9 】

本発明は、また、画像データを表示データに変換する表示コントローラと画像変換回路と表示パネルとを有する画像表示装置であって、画像表示装置が、表示パネルに解像度の異なるデータを送るフレームメモリと動画・静止画判別回路とを含み、表示パネルが、信号配線に画像データ信号を印加する信号ドライバと、走査配線に走査信号を印加する制御信号ドライバと、選択信号配線に表示ブロック選択信号を印加する画素選択ドライバとを備え、表示パネルが、マトリクス状に配置された多数の画素のうち所定数の複数画素を1ブロック単位とし、1ブロック内の複数画素に1走査期間で同じ情報を表示する動画領域と1ブロック内の複数画素に複数回の走査でそれぞれ異なる情報を表示することが可能な静止画領域とを組み合わせて1画面を構成し、動画領域を動画・静止画判別回路からの動画データに基づいて表示し、静止画領域をフレームメモリからの静止画データに基づいて表示する画像表示装置を提案する。

【 0 0 3 0 】

前記画像制御装置は、照明装置を背面に備え、偏光板を有する一对の透明基板と、一对の透明基板間に挟まれた液晶層とを有し、一对の透明基板の一方には、複数の走査配線と、複数の走査配線にマトリクス状に形成された複数の第1の信号配線および複数の第2の信号配線と、複数の走査配線と複数の第1の信号配線との交点に対応して形成された複数の第1のスイッチと、複数の第2の信号配線と複数の第1のスイッチとの間に形成された複数の第2のスイッチと、複数の第2のスイッチに接続された画素電極とを有し、一对の透明基板のどちらか一方に対向電極を有し、画素電極と対向電極との間に電界を印加し、液晶層の配向状態を制御して画像を表示する画像表示装置とすることができる。

【 0 0 3 1 】

前記表示パネルは、画素のピクセル部に横電界を印加するためのピクセル電極と対向電極とを一つの基板上に備える。

【 0 0 3 2 】

前記表示パネルは、画素のピクセル部に縦電界を印加するために、一对の透明基板の一方にピクセル電極を備えて、他方の透明基板に対向電極を備えることもできる。

【 0 0 3 3 】

前記画素のピクセル部に搭載するカラーフィルタを走査配線に平行なストライプ構造とすることが望ましい。

【 0 0 3 4 】

前記照明装置は、走査配線に印加される走査信号と同期して、光射出領域を移動させる発光制御手段を備えてもよい。

【 0 0 3 5 】

本発明は、また、照明装置を背面に備え、偏光板を有する一对の透明基板と、一对の透明基板間に挟まれた液晶層とを有し、一对の透明基板の一方には、複数の走査配線と、複数の走査配線にマトリクス状に形成された複数の第1の信号配線および複数の第2の信号配線と、複数の走査配線と複数の第1または第2の信号配線の交点に対応して形成された複数の第1のスイッチと、複数の第2または

第 1 の信号配線に対応して形成された複数の第 2 のスイッチと、複数の第 1 のスイッチまたは複数の第 2 のスイッチに接続された画素電極と、複数の第 2 のスイッチまたは複数の第 1 のスイッチに接続された対向電極とを有し、画素電極と対向電極との間に電界を印加し、液晶層の配向状態を制御して表示する画像表示装置の形で実現することができる。

【 0 0 3 6 】

本発明は、さらに、照明装置を背面に備え、偏光板を有する一对の透明基板と、一对の透明基板間に挟まれた液晶層とを有し、一对の透明基板の一方には、複数の走査配線と、複数の走査配線にマトリクス状に形成された複数の第 1 の信号配線および複数の第 2 の信号配線と、複数の走査配線と複数の第 2 の信号配線の交点に対応して形成された複数の第 1 のスイッチと、複数の第 1 の信号配線と複数の第 1 のスイッチ間に形成された複数の第 2 のスイッチと、複数の第 2 のスイッチに接続された画素電極とを有し、一对の透明基板のどちらか一方に対向電極を有し、画素電極と対向電極との間に電界を印加し、液晶層の配向状態を制御して表示する画像表示装置の形で製造することも可能である。

【 0 0 3 7 】

前記表示パネルは、画素のピクセル部に横電界を印加するためのピクセル電極と対向電極とを一つの基板上に備える。

【 0 0 3 8 】

前記表示パネルは、画素のピクセル部に縦電界を印加するために、一对の透明基板の一方にピクセル電極を備え、他方の透明基板に対向電極を備え留事も可能である。

【 0 0 3 9 】

前記画素のピクセル部に搭載するカラーフィルタを走査配線に平行なストライプ構造とすることが望ましい。

【 0 0 4 0 】

前記照明装置は、走査配線に印加される走査信号と同期して、光射出領域を移動させる発光制御手段を備えることができる。

【 0 0 4 1 】

照明装置を背面に備え、偏光板を有する一对の透明基板と、一对の透明基板間に挟まれた液晶層とを有し、一对の透明基板の一方には、複数の走査配線と、複数の走査配線にマトリクス状に形成された複数の信号配線と、複数の走査配線と複数の信号配線の交点に対応して形成された複数のスイッチと、複数のスイッチに接続された画素電極とを有し、一对の透明基板のどちらか一方に形成された複数画素ごとに分割された対向電極を有し、画素電極と対向電極との間に電界を印加し、液晶層の配向状態を制御して表示する画像表示装置としてもよい。

【 0 0 4 2 】

前記表示パネルは、画素のピクセル部に横電界を印加するためのピクセル電極と対向電極とを一つの基板上に備える。

【 0 0 4 3 】

前記表示パネルは、画素のピクセル部に縦電界を印加するために、一对の透明基板の一方にピクセル電極を備え、他方の透明基板に対向電極を備え留事もできる。

【 0 0 4 4 】

前記画素のピクセル部に搭載するカラーフィルタを走査配線に平行なストライプ構造とすることが望ましい。

【 0 0 4 5 】

前記照明装置は、走査配線に印加される走査信号と同期して、光射出領域を移動させる発光制御手段を備えることもできる。

【 0 0 4 6 】

前記スイッチの状態を制御する走査配線に印加する選択信号レベルおよび対向電極に印加する選択信号レベルが、それぞれ2値以上の選択信号レベルを有し、対向電極の選択信号レベルに合わせて信号配線に印加する画像データ信号のレベルを変更するレベルシフタを備えることも可能である。

【 0 0 4 7 】

本発明は、所定数の複数画素を1ブロック単位とし、1ブロック内の複数画素に1走査期間で同一表示するための走査配線選択信号レベルおよび対向電極信号レベルと、1ブロック内の任意の画素を選択するための走査配線選択信号レベル

および対向電極信号レベルとを有し、1ブロック内の複数画素に1走査期間で同一表示する領域と、1ブロック内の複数画素に複数回の走査でそれぞれ異なる表示が可能な領域とを切り換える手段を備えた画像表示装置として実現できる。

【0048】

前記照明装置は、走査配線に印加される走査信号と同期して、光射出領域を移動させる発光制御手段を備えることができる。

【0049】

本発明は、表示パネルとを有する画像表示装置と、表示パネルに表示する画像信号を発生する画像発生装置と、画像信号に基づいて画像表示装置を制御する表示制御装置と、表示制御装置に接続され画像信号に対応した情報を保持するフレームメモリとからなり、画像表示装置が、動画と静止画とを判別する判別回路を備え、表示パネルが、マトリクス状に配置された多数の画素のうち所定数の複数画素を1ブロック単位とし、1ブロック内の複数画素に1走査期間で同じ情報を表示する領域と1ブロック内の複数画素に複数回の走査でそれぞれ異なる情報を表示することが可能な領域とを組み合わせる1画面を構成し表示する画像表示システムを提案する。

【0050】

本発明は、また、表示パネルとを有する画像表示装置と、表示パネルに表示する画像信号を発生する画像発生装置と、画像信号に基づいて画像表示装置を制御する表示制御装置と、表示制御装置に接続され画像信号に対応した情報を保持するフレームメモリとからなり、表示制御装置が、動画と静止画とを判別する判別回路を備え、表示パネルが、マトリクス状に配置された多数の画素のうち所定数の複数画素を1ブロック単位とし、1ブロック内の複数画素に1走査期間で同じ情報を表示する領域と1ブロック内の複数画素に複数回の走査でそれぞれ異なる情報を表示することが可能な領域とを組み合わせる1画面を構成し表示する画像表示システムを提案する。

【0051】

本発明は、さらに、表示パネルとを有する画像表示装置と、表示パネルに表示する画像信号を発生する画像発生装置と、画像信号に基づいて画像表示装置を制

御する表示制御装置と、表示制御装置に接続され画像信号に対応した情報を保持するフレームメモリとからなり、画像発生装置が、動画と静止画とを判別する判別回路を備え、表示パネルが、マトリクス状に配置された多数の画素のうち所定数の複数画素を1ブロック単位とし、1ブロック内の複数画素に1走査期間で同じ情報を表示する領域と1ブロック内の複数画素に複数回の走査でそれぞれ異なる情報を表示することが可能な領域とを組み合わせる1画面を構成し表示する画像表示システムを提案する。

【0052】

【発明の実施の形態】

次に、図1ないし図25を参照して、本発明による画像表示装置の実施形態を説明する。

【0053】

【全体構成】

図1は、本発明による画像表示装置の全体構成を示すブロック図である。本実施形態の画像表示装置は、表示コントローラ10と、画像変換回路11と、表示パネル15とを備えている。表示コントローラ10は、図示しない画像発生装置からの画像データを表示データに変換する。画像変換回路11は、表示パネル15に解像度の異なるデータを送るフレームメモリと動画判別回路とを含んでいる。

【0054】

表示パネル15の周辺には、表示パネル15に画像データ信号を印加する信号ドライバ12と、表示パネル15に走査信号を印加するゲートドライバ13と、表示ブロックを選択する選択信号を印加する画素選択ドライバ14とが、配置されている。

【0055】

表示パネル15は、多数の画素がマトリクス状に配置された中の複数画素を1ブロック単位とし、1ブロック内の複数画素に1走査期間で同時に選択して同じ内容を表示する動画領域15Aと、1ブロック内の複数画素に複数回の走査で選択しそれぞれ異なる表示が可能な静止画領域15Bとを任意に切り換え可能であ

る。

【0056】

本実施形態の画像表示装置においては、解像度の低いデータを複数画素に1走査期間で同時に表示して動画の滑らかな表示を実現し、解像度の高いデータを複数回で表示して静止画の高精細な表示を実現する。

【0057】

表示パネル15の詳細な構造は後で説明するが、信号ドライバ12、ゲートドライバ13、画素選択ドライバ14からの入力信号により、1ブロック内の複数画素に1走査期間で同時に選択して同じ内容を表示する動画領域15Aと、1ブロック内の複数画素に複数回の走査で選択しそれぞれ異なる表示が可能な静止画領域15Bとは、任意に選択でき、大きさや表示位置も変えられる。

【0058】

また、図1の静止画領域15Bの部分を動画領域15Aに切り換え、現状の動画領域15Aを静止画領域15Bに切り換えることもできる。

【0059】

さらに、ブロック内を例えば2つのサブブロックに分割し、表示すべき静止画の精細度に合わせて、比較的低精細度でもよい静止画については、それぞれのサブブロックに同じ情報を表示する方式を採用することもできる。

【0060】

なお、本明細書では、カラー表示の場合は、赤、緑、青の3ピクセルで1画素を構成し、モノクロ表示の場合は、1ピクセルと1画素とは等しいとする。

【0061】

【書き込み／保持動作】

図2は、本実施形態におけるフレームごとの画素への書き込み状況を説明するために表示エリアの一部を拡大して示す図である。本実施形態においては、2×2画素の4画素を1ブロック単位と定義した。

【0062】

まず、第1フレーム100で、高精細静止画領域は、画素150に画像データ $a^{(1)}_{1,1}$ を書き込み、同様に、その他の高精細静止画領域にも、それぞれ4画

素の内の1画素に画像データを書き込む。

【0063】

一方、低精細動画領域は、4画素160に同一の画像データ $a^{(1)}_{3,0}$ を書き込み、同様に、その他の低精細動画領域にも、それぞれ4画素に同一画像データを書き込む。

【0064】

次に、第2フレーム101で、高精細静止画領域は、前フレームに書き込んだ画素150の画像データ $a^{(1)}_{1,1}$ を保持し、新たにブロック内の前フレームとは異なる画素151に画像データ $a^{(2)}_{1,2}$ を書き込み、同様に、その他の高精細静止画領域にも、それぞれ前フレームとは異なる1画素に画像データを書き込む。

【0065】

一方、低精細動画領域は、4画素161に同一で新しい画像データ $a^{(2)}_{3,0}$ を書き込み、同様に、その他の低精細動画領域にも、それぞれ4画素に同一で新しい画像データを書き込む。

【0066】

次に、第3フレーム102で、高精細静止画領域は、第1，第2フレームに書き込んだ画素150，151の画像データを保持し、新たにブロック内の第1，第2フレームとは異なる画素152に画像データ $a^{(3)}_{1,3}$ を書き込み、同様にその他の高精細静止画領域にも、それぞれ第1，第2フレームとは異なる1画素に画像データを書き込む。

【0067】

一方、低精細動画領域は、4画素162に同一で新しい画像データ $a^{(3)}_{3,0}$ を書き込み、同様にその他の低精細動画領域にも、それぞれ4画素に同一で新しい画像データを書き込む。

【0068】

さらに、第4フレーム103で、高精細静止画領域は、第1，第2，第3フレームに書き込んだ画素150，151，152の画像データを保持し、新たにブロック内の第1，第2，第3フレームとは異なる画素153に画像データ $a^{(4)}$

) $1,4$ を書き込み、同様にその他の高精細静止画領域にも、それぞれ第 1, 第 2, 第 3 フレームとは異なる 1 画素に画像データを書き込む。

【 0 0 6 9 】

一方、低精細領域は、4 画素 163 に同一で新しい画像データ $a^{(4)}_{3,0}$ を書き込み、同様にその他の低精細動画領域にもそれぞれ 4 画素に同一で新しい画像データを書き込む。

【 0 0 7 0 】

以上の工程を繰り返すと、高精細静止画表示領域と低精細動画表示領域とを表示エリア内の任意の領域に表示できる。

【 0 0 7 1 】

高精細静止画領域は、4 フレームで高精細画像を形成し、低精細動画領域は、1 フレームごとに新しいデータを表示できる。したがって、4 フレーム内で変化の無い静止画は、高精細で表示でき、動きの速い動画は、1 フレームごとに高速表示が可能となる。

【 0 0 7 2 】

本明細書では、前述のように表示エリア内の任意領域の解像度を変えて表示する表示方式を像域分離表示方式と呼ぶことにする。

【 0 0 7 3 】

【実施形態 1】

図 3 は、本発明による像域分離表示を実現するための画素回路構成の実施形態を示す回路図である。

【 0 0 7 4 】

本実施形態 1 は、 2×2 画素を 1 ブロック単位とした画素回路構成であり、この画素回路構成を多数配置して、表示パネル 15 の全表示エリアを形成する。1 ブロック単位は、4 画素に限定されない。しかし、配線の増加などによる開口率の低下を考えると、4 画素 1 ブロックが好ましい。

【 0 0 7 5 】

なお、本発明の像域分離表示方式を用いた画像表示装置は、液晶ディスプレイに限定されず、ELD, FED, PDP などへの適用も可能である。ここでは、

最も好適である液晶ディスプレイを例として、本発明を説明する。

【 0 0 7 6 】

本実施形態 1 の液晶ディスプレイは、照明装置を背面に備え、偏光板を有する一対の透明基板とこの一対の透明基板間に挟まれた液晶層とを有し、液晶層に電界を印加して液晶層の配向状態を制御し、画像を表示する。

【 0 0 7 7 】

図 3 の 4 画素で 1 ブロック画素の回路構成において、それぞれの構成要素について、左上の画素には A，右上の画素には B，左下の画素には C，右下の画素は D を番号の後に付与し、さらに、赤，緑，青のピクセルに対応してそれぞれ R，G，B を付与する。

【 0 0 7 8 】

本実施形態 1 においては、1 ブロックは、画素 5 0 A，5 0 B，5 0 C，5 0 D の 4 画素により形成される。画素 5 0 A は、赤 5 0 A R と緑 5 0 A G と青 5 0 A B との 3 ピクセルからなる。画素 5 0 B は、赤 5 0 B R と緑 5 0 B G と青 5 0 B B との 3 ピクセルからなる。画素 5 0 C は、赤 5 0 C R と緑 5 0 C G と青 5 0 C B との 3 ピクセルからなる。画素 5 0 D は、赤 5 0 D R と緑 5 0 D G と青 5 0 D B との 3 ピクセルからなる。

【 0 0 7 9 】

4 画素に共通の走査配線 2 0 が中央に形成され、走査配線 2 0 には、第 1 のスイッチである 1 2 個の薄膜トランジスタ 2 4 A R，2 4 B R，2 4 C B，2 4 D B などのゲートが接続されている。

【 0 0 8 0 】

第 1 のスイッチである薄膜トランジスタ 2 4 A R，2 4 A G，2 4 A B のドレイン電極には、ブロック選択信号配線 2 1 A が接続されている。薄膜トランジスタ 2 4 B R，2 4 B G，2 4 B B のドレイン電極には、ブロック選択信号配線 2 1 B が接続されている。薄膜トランジスタ 2 4 C R，2 4 C G，2 4 C B のドレイン電極には、ブロック選択信号配線 2 1 C が接続されている。薄膜トランジスタ 2 4 D R，2 4 D G，2 4 D B のドレイン電極には、ブロック選択信号配線 2 1 D が接続されている。

【 0 0 8 1 】

第 1 のスイッチである薄膜トランジスタ 2 4 A R, 2 4 A G, 2 4 A B は、それぞれ画素 5 0 A を選択するためのスイッチであり、共通化して 1 個にすることもできる。画素 5 0 B, 5 0 C, 5 0 D についても同様に、第 1 のスイッチを共通化して 1 個にすることもできる。

【 0 0 8 2 】

第 1 のスイッチである薄膜トランジスタのソース電極には、第 2 のスイッチである薄膜トランジスタ 2 3 A R, 2 3 B R, 2 3 C B, 2 3 D B など 1 2 個のゲート電極が接続されている。

【 0 0 8 3 】

第 2 のスイッチである薄膜トランジスタのドレイン電極には、それぞれ赤色画像信号配線 2 2 R, 緑色画像信号配線 2 2 G, 青色画像信号配線 2 2 B が接続されている。

【 0 0 8 4 】

第 2 のスイッチである薄膜トランジスタのソース電極には、それぞれピクセルの電極が接続され、液晶層を挟んで、対向電極 2 6 A R, 2 6 B R, 2 6 C B, 2 6 D B などが接続され、ピクセル部 2 5 A R, 2 5 B R, 2 5 C B, 2 5 D B などを形成している。

【 0 0 8 5 】

対向電極は、全画素に共通の電極である。ピクセル部 2 5 A R, 2 5 B R, 2 5 C B, 2 5 D B などには、保持容量が並列に形成されている。

【 0 0 8 6 】

このような画素回路構成を採用すると、図 2 で説明した像域分離表示が可能となる。

【 0 0 8 7 】

また、本実施形態では、図 3 において、第 1 のスイッチのゲートに走査配線 2 0 を接続し、第 1 のスイッチのドレイン電極にブロック選択信号配線を接続したが、これらを入れ替えて、それぞれのゲートに画素毎のブロック信号選択配線を接続し、4 画素すべてのドレイン電極に走査配線 2 0 を接続した構成とすること

もできる。

【0088】

図4は、像域分離表示をするために図3の各配線に印加する駆動電圧波形の一例を示すタイムチャートである。j番目の走査配線 $Y(j)$ について考える。走査配線 $Y(j)$ には、フレーム周期34ごとに第1のスイッチである薄膜トランジスタをオンさせるゲート電圧30が印加される。このゲート電圧30に同期して、高精細表示する領域においては、4フレームごとにブロック選択信号配線 $X(i)_1 \sim X(i)_4$ 21A~21Dにそれぞれ電圧32A~32Dが印加され、ゲート電圧30に同期して赤色 $D(i)_R$ 、緑色 $D(i)_G$ 、青色 $D(i)_B$ に対応した画像信号31が第2のスイッチを通して画素に印加される。

【0089】

したがって、画素50A、50B、50C、50Dのいずれかのみが選択される。また、選択されていない画素では、4フレームの間、電圧が保持される。

【0090】

一方、低精細表示する領域においては、フレームごとに、ブロック選択信号配線 $X(i)_{a11}$ である21A~21Dにそれぞれ電圧33が印加され、ゲート電圧30に同期して、赤色 $D(i)_R$ 、緑色 $D(i)_G$ 、青色 $D(i)_B$ に対応した画像信号31が、第2のスイッチを通して、画素に印加される。したがって、すべての画素50A、50B、50C、50Dに同一信号が印加され、4画素同一の表示をフレームごとに書き換え可能となる。

【0091】

j+1番目の走査配線 $Y(j+1)$ についても、j番目の走査配線と同様に、高精細表示領域か低精細表示領域かを判別し、上記駆動波形を入力すると、像域分離の表示が可能となる。

【0092】

したがって、高精細領域に静止画を表示し低精細領域に動画を表示すると、動画と静止画とが混在した表示においても、動画は高速で書き換えられ、静止画は高精細に表示される。

【0093】

【実施形態 2】

図 5 は、本発明による像域分離表示を実現するための画素構造パターンの実施形態を示す平面図である。

【0094】

本実施形態 2 は、同一基板上にピクセル電極と対向電極とを有し、液晶層に横電界を印加する方式である。本実施形態 2 は、 2×2 画素を 1 ブロック単位とし、このブロック単位を多数配置して、全表示エリアを形成する。1 ブロック単位は 4 画素に限定されない。しかし、配線の増加などによる開口率の低下を考えると、4 画素 1 ブロックが好ましい。

【0095】

なお、本発明の像域分離表示方式を用いた画像表示装置は、液晶ディスプレイに限定されず、ELD, FED, PDP などへの適用も可能である。ここでは、最も好適である液晶ディスプレイを例として、本発明を説明する。

【0096】

本実施形態 2 の液晶ディスプレイは、照明装置を背面に備え、偏光板を有する一对の透明基板とこの一对の透明基板間に挟まれた液晶層とを有し、液晶層に電界を印加して液晶層の配向状態を制御し、画像を表示する。

【0097】

本実施形態 2 においては、1 ブロックは、赤、緑、青の 3 ピクセルを 1 画素として、4 画素により形成される。

【0098】

なお、図 5 は、本出願図面が公報に印刷された時の解像度の限界を考慮して、2 画素分だけを示している。それぞれの構成要素について、左上の画素には A、左下の画素には C を番号の後に付与し、赤、緑、青のピクセルに対応してそれぞれ R, G, B を付与する。したがって、4 画素のうちで、右上の画素 B と右下の画素 D とは、図示されていない。4 画素に共通の走査配線 20 が中央に形成され、走査配線 20 には、第 1 のスイッチである薄膜トランジスタ 24 AB, 24 CB などのゲートが接続されている。本実施形態 2 では、カラーフィルタを走査配線 20 に垂直なストライプ構造とした。

【 0 0 9 9 】

第 1 のスイッチである薄膜トランジスタ 2 4 A B , 2 4 C B のドレイン電極には、それぞれブロック選択信号配線 2 1 A , 2 1 C が、コンタクト部 2 7 A B , 2 7 C B により接続されている。

【 0 1 0 0 】

第 1 のスイッチである薄膜トランジスタのソース電極には、第 2 のスイッチである薄膜トランジスタ 2 3 A B , 2 3 C B のゲート電極が、コンタクト部 5 3 A B , 5 3 C B により接続されている。

【 0 1 0 1 】

第 2 のスイッチである薄膜トランジスタのドレイン電極には、それぞれ赤色画像信号配線 2 2 R , 緑色画像信号配線 2 2 G , 青色画像信号配線 2 2 B がコンタクト部 2 8 A R , 2 8 A G , 2 8 A B を通して接続されている。

【 0 1 0 2 】

第 2 のスイッチである薄膜トランジスタのソース電極には、それぞれピクセルの電極 5 1 A R , 5 1 A G , 5 1 A B などが接続され、液晶層を挟んで、対向電極 2 6 A R , 2 6 B R , 2 6 C B , 2 6 D B などが接続されている。

【 0 1 0 3 】

対向電極は、全画素に共通の電極である。

【 0 1 0 4 】

なお、ピクセル部の保持容量 5 2 A R , 5 2 A G , 5 2 A B が、それぞれのピクセル部と並列に形成されている。

【 0 1 0 5 】

本実施形態 2 では、層の異なる電極間をコンタクト部 2 7 , 2 8 , 2 9 , 5 3 などで接続したが、層構造は、この例に限定されない。

【 0 1 0 6 】

本実施形態 2 の画素構成を採用し、実施形態 1 と同様に駆動すると、像域分離の表示が可能となる。

【 0 1 0 7 】

【実施形態 3】

図 6 は、本発明による像域分離表示を実現するための画素構造パターンの実施形態を示す平面図である。本実施形態 3 は、一対の透明基板の一方にピクセル電極を有し、他方の透明基板に対向電極を有し、液晶層に縦電界を印加する方式である。本実施形態 3 では、カラーフィルタを走査配線 2 0 に垂直なストライプ構造とした。

【 0 1 0 8 】

4 画素に共通の走査配線 2 0 が中央に形成され、走査配線 2 0 には、第 1 のスイッチである薄膜トランジスタ 2 4 A B, 2 4 C B などのゲートが接続されている。第 1 のスイッチである薄膜トランジスタ 2 4 A B, 2 4 C B のドレイン電極には、それぞれブロック選択信号配線 2 1 A, 2 1 C が、コンタクト部 2 7 A B, 2 7 C B により接続されている。

【 0 1 0 9 】

第 1 のスイッチである薄膜トランジスタのソース電極には、第 2 のスイッチである薄膜トランジスタ 2 3 A B, 2 3 C B のゲート電極が、コンタクト部 5 3 A B, 5 3 C B により接続されている。

【 0 1 1 0 】

第 2 のスイッチである薄膜トランジスタのドレイン電極には、それぞれ赤色画像信号配線 2 2 R, 緑色画像信号配線 2 2 G, 青色画像信号配線 2 2 B がコンタクト部 2 8 A R, 2 8 A G, 2 8 A B を通して接続されている。

【 0 1 1 1 】

第 2 のスイッチである薄膜トランジスタのソース電極には、それぞれピクセルの電極 5 1 A R, 5 1 A G, 5 1 A B などが接続され、ここでは図示していないが、対向基板に形成されている対向電極との間に、液晶層を挟んでいる。

【 0 1 1 2 】

対向電極は、全画素に共通の電極である。

【 0 1 1 3 】

なお、ピクセル部の保持容量は、図示されていないが、走査配線または信号配線との間に設けられ、ピクセル部とは並列に形成される。

【 0 1 1 4 】

本実施形態 3 では、層の異なる電極間をコンタクト部 2 7, 2 8, 5 3 などで接続したが、層構造は、この例に限定されない。

【 0 1 1 5 】

本実施形態 3 の画素構成を採用し、実施形態 1 と同様に駆動すると、像域分離の表示が可能となる。

【 0 1 1 6 】

【実施形態 4】

図 7 は、本発明による像域分離表示を実現するための画素構造パターンの実施形態を示す平面図である。本実施形態 4 は、実施形態 2 とほぼ同様であるが、カラーフィルタを走査配線 2 0 に平行なストライプ構造とした。

【 0 1 1 7 】

本実施形態 4 の構成を採用すると、実施形態 2 と比較して、開口率を上げることができる。

【 0 1 1 8 】

【実施形態 5】

図 8 は、本発明による像域分離表示を実現するための画素構造パターンの実施形態を示す平面図である。本実施形態 5 は、実施形態 3 とほぼ同様であるが、カラーフィルタを走査配線 2 0 に平行なストライプ構造とした。

【 0 1 1 9 】

本実施形態 5 の構成を採用すると、実施形態 3 と比較して、開口率を上げることができる。

【 0 1 2 0 】

【実施形態 6】

図 9 は、本発明による像域分離表示方式において、鮮明な動画を得るために、ブリンクバックライトを適用した実施形態の動作波形を示すタイムチャートである。

【 0 1 2 1 】

本実施形態 6 では、1 ピクセル内に 2 個のスイッチを有する上記すべての実施形態に適用できる。

【0122】

本実施形態6の液晶ディスプレイも、照明装置を背面に備え、偏光板を有する一対の透明基板とこの一対の透明基板間に挟まれた液晶層とを有し、液晶層に電界を印加して液晶層の配向状態を制御し、画像を表示する。

【0123】

液晶層の透過率が高解像度表示時は、曲線70A、70Bのように変化し、低精細表示時は、曲線71A、71Bのように変化する。その液晶の応答に同期して、照明装置を曲線60A、60B、61A、61Bのように発光させると、低精細で高速に書き換えられる領域で鮮明な画像が得られる。

【0124】

高精細領域と低精細領域とを分割して照明装置を発光させることが困難である場合は、高精細領域の明るさと低精細領域の明るさとのバラツキを防止するために、すべての走査配線信号30に同期して、照明装置の発光をブリンクさせる必要がある。

【0125】

【実施形態7】

図10は、本発明による像域分離表示を実現するための画素回路構成の実施形態を示す回路図である。

【0126】

本実施形態7は、2×2画素を1ブロック単位とした画素回路構成であり、この画素回路構成を多数配置して、表示パネル15の全表示エリアを形成する。1ブロック単位は、4画素に限定されない。しかし、配線の増加などによる開口率の低下を考えると、4画素1ブロックが好ましい。

【0127】

なお、本発明の像域分離表示方式を用いた画像表示装置は、液晶ディスプレイに限定されず、ELD、FED、PDPなどへの適用も可能である。ここでは、最も好適である液晶ディスプレイを例として、本発明を説明する。

【0128】

本実施形態7の液晶ディスプレイは、照明装置を背面に備え、偏光板を有する

一对の透明基板とこの一对の透明基板間に挟まれた液晶層とを有し、液晶層に電界を印加して液晶層の配向状態を制御し、画像を表示する。

【 0 1 2 9 】

本実施形態 7 においては、1 ブロックは、赤 5 0 A R、緑 5 0 A G、青 5 0 A B の 3 ピクセルからなる画素 5 0 A と、画素 5 0 B と、画素 5 0 C と、画素 5 0 D とにより形成される。

【 0 1 3 0 】

なお、図 1 0 の 4 画素で 1 ブロック画素の回路構成において、それぞれの構成要素について、左上の画素には A、右上の画素には B、左下の画素には C、右下の画素は D を番号の後に付与し、さらに、赤、緑、青のピクセルに対応して R、G、B を付与する。

【 0 1 3 1 】

4 画素に共通の走査配線 2 0 が中央に形成され、走査配線 2 0 には、第 1 のスイッチである 1 2 個の薄膜トランジスタ 2 4 A R、2 4 B R、2 4 C B、2 4 D B などのゲートが接続されている。

【 0 1 3 2 】

第 2 のスイッチである薄膜トランジスタ 2 3 A R、2 3 A G、2 3 A B のゲート電極には、ブロック選択信号配線 2 1 A が、接続されている。

【 0 1 3 3 】

第 2 のスイッチである薄膜トランジスタ 2 3 B R、2 3 B G、2 3 B B のゲート電極には、ブロック選択信号配線 2 1 B が、薄膜トランジスタ 2 3 C R、2 3 C G、2 3 C B のゲート電極には、ブロック選択信号配線 2 1 C が、接続されている。薄膜トランジスタ 2 3 D R、2 3 D G、2 3 D B のゲート電極には、ブロック選択信号配線 2 1 D が、接続されている。

【 0 1 3 4 】

第 2 のスイッチのドレイン電極には、電極 2 6 A R、2 6 B R、2 6 C B、2 6 D B などが接続され、それぞれが共通化されている。

【 0 1 3 5 】

第 1 のスイッチである薄膜トランジスタのドレイン電極には、それぞれ赤色画

像信号配線 2 2 R, 緑色画像信号配線 2 2 G, 青色画像信号配線 2 2 B が接続されている。

【 0 1 3 6 】

第 1 のスイッチである薄膜トランジスタのソース電極がピクセルの電極となっている。

【 0 1 3 7 】

第 2 のスイッチである薄膜トランジスタ 2 3 A R, 2 3 B R, 2 3 C B, 2 3 D B など 1 2 個のソース電極には、それぞれ対向電極が形成され、ピクセル電極と対向電極との間に液晶層を挟んで、ピクセル部 2 5 A R, 2 5 B R, 2 5 C B, 2 5 D B などを形成している。

【 0 1 3 8 】

なお、ピクセル部 2 5 A R, 2 5 B R, 2 5 C B, 2 5 D B などには、保持容量が、並列に配置されている。

【 0 1 3 9 】

本実施形態 7 の画素構成を採用し、実施形態 1 と同様に駆動すると、像域分離の表示が可能となる。

【 0 1 4 0 】

また、本実施形態では、図 1 0 において、第 1 のスイッチのゲート電極に走査配線 2 0 を接続し、第 2 のスイッチのゲート電極にブロック選択信号配線を接続したが、これらを入れ替えて、第 1 のスイッチのゲート電極にそれぞれ画素毎にブロック選択信号配線を接続し、4 画素すべての第 2 のスイッチのゲート電極に走査配線 2 0 を接続した構成とすることもできる。

【 0 1 4 1 】

なお、像域分離表示するために各配線に印加する駆動電圧波形は、実施形態 1 で示した図 4 と同様である。

【 0 1 4 2 】

したがって、高精細領域に静止画を表示し、低精細領域に動画を表示すると、動画と静止画とが混在した表示においても、動画は高速に書き換えられ、静止画は高精細に表示される。

【 0 1 4 3 】

【実施形態 8】

図 1 1 は、本発明による像域分離表示を実現するための画素構造パターンの実施形態を示す平面図である。

【 0 1 4 4 】

本実施形態 8 は、実施形態 7 において、同一基板上にピクセル電極と対向電極とを有し、液晶層に横電界を印加する方式である。カラーフィルタを走査配線 2 0 に平行なストライプ構造とし、開口率の向上を上げた。

【 0 1 4 5 】

ただし、カラーフィルタを走査配線 2 0 に垂直なストライプ構造とすることも可能である。

【 0 1 4 6 】

また、本実施形態 8 では、層の異なる電極間をコンタクト部 2 7, 2 8, 2 9 などで接続したが、層構造はこれに限定されない。

【 0 1 4 7 】

その他の作用効果などは、実施形態 7 と同様である。

【 0 1 4 8 】

【実施形態 9】

図 1 2 は、本発明による像域分離表示を実現するための画素回路構成の実施形態を示す回路図である。

【 0 1 4 9 】

本実施形態 9 は、2 × 2 画素を 1 ブロック単位とした画素回路構成であり、この画素回路構成を多数配置して、表示パネル 1 5 の全表示エリアを形成する。1 ブロック単位は、4 画素に限定されない。しかし、配線の増加などによる開口率の低下を考えると、4 画素 1 ブロックが好ましい。

【 0 1 5 0 】

なお、本発明の像域分離表示方式を用いた画像表示装置は、液晶ディスプレイに限定されず、E L D, F E D, P D P などへの適用も可能である。ここでは、最も好適である液晶ディスプレイを例として、本発明を説明する。

【 0 1 5 1 】

本実施形態 9 の液晶ディスプレイは、照明装置を背面に備え、偏光板を有する一対の透明基板とこの一対の透明基板間に挟まれた液晶層とを有し、液晶層に電界を印加して液晶層の配向状態を制御し、画像を表示する。

【 0 1 5 2 】

本実施形態 9 においては、1 ブロックは、赤 5 0 A R、緑 5 0 A G、青 5 0 A B の 3 ピクセルからなる画素 5 0 A と、画素 5 0 B と、画素 5 0 C と、画素 5 0 D とにより形成される。

【 0 1 5 3 】

なお、図 1 2 の 4 画素で 1 ブロック画素の回路構成において、それぞれの構成要素について、左上の画素には A、右上の画素には B、左下の画素には C、右下の画素は D を番号の後に付与し、さらに、赤、緑、青のピクセルに対応して R、G、B を付与する。

【 0 1 5 4 】

4 画素に共通の走査配線 2 0 が中央に形成され、走査配線 2 0 には、第 1 のスイッチである 1 2 個の薄膜トランジスタ 2 4 A R、2 4 B R、2 4 C B、2 4 D B などのゲートが接続されている。

【 0 1 5 5 】

第 1 のスイッチである薄膜トランジスタ 2 4 A R、2 4 A G、2 4 A B のドレイン電極には、それぞれ赤色画像信号配線 2 2 R、緑色画像信号配線 2 2 G、青色画像信号配線 2 2 B が接続されている。

【 0 1 5 6 】

第 2 のスイッチである薄膜トランジスタ 2 3 A R、2 3 A G、2 3 A B のゲート電極には、ブロック選択信号配線 2 1 A が、接続されている。

【 0 1 5 7 】

薄膜トランジスタ 2 3 B R、2 3 B G、2 3 B B のゲート電極には、ブロック選択信号配線 2 1 B が接続されている。

【 0 1 5 8 】

薄膜トランジスタ 2 3 C R、2 3 C G、2 3 C B のゲート電極には、ブロック

選択信号配線 2 1 C が、接続されている。

【 0 1 5 9 】

薄膜トランジスタ 2 3 D R, 2 3 D G, 2 3 D B のゲート電極には、ブロック選択信号配線 2 1 D が、接続されている。

【 0 1 6 0 】

上記第 1 のスイッチである薄膜トランジスタのソース電極と、第 2 のスイッチである薄膜トランジスタのドレイン電極とが接続されている。

【 0 1 6 1 】

第 2 のスイッチである薄膜トランジスタのソース電極には、それぞれのピクセル電極が接続され、ピクセル電極と対向電極 2 6 A R, 2 6 B R, 2 6 C B, 2 6 D B などとの間に、液晶を挟んで、ピクセル部 2 5 A R, 2 5 B R, 2 5 C B, 2 5 D B などを形成してある。

【 0 1 6 2 】

対向電極 2 6 A R, 2 6 B R, 2 6 C B, 2 6 D B などは、全画素に共通の電極である。

【 0 1 6 3 】

ピクセル部 2 5 A R, 2 5 B R, 2 5 C B, 2 5 D B などには、保持容量が並列に形成されている。

【 0 1 6 4 】

本画素構成とすると、前述の図 2 で説明した像域分離の表示が可能となる。

【 0 1 6 5 】

図 1 2 に示す本実施形態においては、第 1 のスイッチのゲート電極に走査配線 2 0 を接続し、第 2 のスイッチのゲート電極にブロック選択信号配線を接続したが、これらを入れ替えて、第 1 のスイッチのゲート電極にそれぞれ画素毎にブロック選択信号配線を接続し、4 画素すべての第 2 のスイッチのゲート電極に走査配線 2 0 を接続した構成とすることもできる。

【 0 1 6 6 】

なお、像域分離表示するために各配線に印加する駆動電圧波形は、実施形態 1, 7 で示した図 4 と同様である。

【 0 1 6 7 】

したがって、高精細領域に静止画を表示し、低精細領域に動画を表示すると、動画と静止画が混在した表示においても、動画は高速書き換えで表示され、静止画は高精細に表示される。

【 0 1 6 8 】

【実施形態 1 0】

図 1 3 は、本発明による像域分離表示を実現するための画素構造パターンの実施形態を示す平面図である。

【 0 1 6 9 】

本実施形態 1 0 は、実施形態 9 において、同一基板上にピクセル電極と対向電極を有し、液晶層に横電界を印加する方式である。カラーフィルタを走査配線 2 0 に平行なストライプ構造とし、開口率を上げた。ただし、カラーフィルタを走査配線 2 0 に垂直なストライプ構造とすることも可能である。

また、本実施形態 1 0 では、層の異なる電極間をコンタクト部 2 7, 2 8, 5 3 などで接続したが、層構造はこれに限定されない。

その他の効果作用などは実施形態 9 と同様である。

【 0 1 7 0 】

【実施形態 1 1】

図 1 4 は、本発明による像域分離表示を実現するための画素構造パターンの実施形態を示す平面図である。本実施形態 1 1 は、実施形態 1 0 において、一对の透明基板の一方にピクセル電極を有し、もう一方の透明基板に対向電極を有し、液晶層に縦電界を印加する方式である。その他の作用効果などは、実施形態 1 0 と同様である。

【 0 1 7 1 】

【実施形態 1 2】

図 1 5 は、本発明による像域分離表示を実現するための画素回路構成の実施形態を示す回路図である。

【 0 1 7 2 】

本実施形態 1 2 は、 2×2 画素を 1 ブロック単位とした画素回路構成であり、

この画素回路構成を多数配置して、表示パネル 1 5 の全表示エリアを形成する。
1 ブロック単位は、4 画素に限定されない。しかし、配線の増加などによる開口率の低下を考えると、4 画素 1 ブロックが好ましい。

【 0 1 7 3 】

なお、本発明の像域分離表示方式を用いた画像表示装置は、液晶ディスプレイに限定されず、E L D，F E D，P D P などへの適用も可能である。ここでは、最も好適である液晶ディスプレイを例として、本発明を説明する。

【 0 1 7 4 】

本実施形態 1 2 の液晶ディスプレイは、照明装置を背面に備え、偏光板を有する一対の透明基板とこの一対の透明基板間に挟まれた液晶層とを有し、液晶層に電界を印加して液晶層の配向状態を制御し、画像を表示する。

【 0 1 7 5 】

本実施形態 1 2 においては、1 ブロックは、赤、緑、青の 3 ピクセルを 1 画素としたとき、4 画素により形成される。

【 0 1 7 6 】

走査配線 4 0 には、1 ピクセルごとにスイッチである薄膜トランジスタ 4 1 A，4 1 A G，4 1 A B などのゲート電極が接続され、薄膜トランジスタ 4 1 のドレイン電極には、それぞれ赤色画像信号配線 4 3 R，緑色画像信号配線 4 3 G，青色画像信号配線 4 3 B が接続されている。

【 0 1 7 7 】

薄膜トランジスタ 4 1 のソース電極には、ピクセル電極が接続され、ピクセル電極と対向電極 4 4 と間に、液晶層が挟まれて、ピクセル部 4 2 を形成している。

【 0 1 7 8 】

対向電極 4 4 は、横方向 2 ピクセルごとに共通化されており、さらに、1 ラインごとに共通化され、図 1 5 の横方向に 4 4 A，4 4 B，4 4 C，4 4 D，4 4 E，4 4 F とそれぞれ任意のタイミングで電圧を印加できるように構成する。

【 0 1 7 9 】

このような構成を採用すると、実施形態 1 から実施形態 1 1 と比べて、画素構

造が簡略化され、製作プロセスを削減し、低コスト化できる。

【0180】

本実施形態を示す図15においては、横2ピクセル毎に対向電極44を共通化したが、RGBで3ピクセル毎に共通化してもよい。3ピクセル毎に共通化すると、対向電極配線44を削減して、開口率を上げることができる。また、1画素は、通常RGBの3ピクセルから形成されているので、1画素毎に対向電極を制御可能であり、駆動および信号処理の負荷を軽減できる。

【0181】

図16は、本発明による像域分離表示をするために図15の各配線に印加する駆動電圧波形の一例を示すタイムチャートである。

【0182】

i番目およびi+1の走査配線40の G_i 、 G_{i+1} について考える。走査配線 G_i には、フレーム周期34ごとに2レベルのゲート電圧30Aが印加され、走査配線 G_{i+1} には、 G_i とは2レベルのゲート電圧を反転させた30Bが同時に印加される。

【0183】

ここでは、時間35の領域を高精細表示領域、時間36の領域を低精細表示領域とする。高精細表示時間35には、対向電極44の電位37Aを高くし、その時の画像信号35Aも同時に高くし、ゲート電圧30A、30Bの2レベルの低いレベルでは、薄膜トランジスタ41がONしないようにし、ゲート電圧30A、30Bの2レベルの高い電位レベルでのみ薄膜トランジスタ41をONするようにし、2×2画素12ピクセルの内、6ピクセルに書き込み、残りの6ピクセルは前の電圧を保持させる。

【0184】

次のフレームで、走査配線40の G_i と G_{i+1} の電圧レベルを反転し、前フレームで書き込まれたピクセルのデータを保持し、前フレームで保持されたピクセルのデータを書き換える。

【0185】

一方、低精細表示時間36には、対向電極44の電位37Bを低くし、その時

の画像信号36Aも同時に低くし、ゲート電圧30A, 30Bの2レベルともに薄膜トランジスタ41がONするようにし、 2×2 画素12ピクセルの12ピクセルすべてに画像を書き込む。

【0186】

したがって、高精細領域は、2フレームで画像が構成され、低精細領域は、フレームごとに高速で書き換えられる。

【0187】

次の走査配線 G_{i+2} と G_{i+3} でも、同様に、高精細表示領域か低精細表示領域かを判別し、上記駆動波形を入力すると、像域分離の表示が可能となる。

したがって、高精細領域に静止画を表示し、低精細領域に動画を表示すると、動画と静止画とが混在した表示においても、動画は高速書き換えで表示され、静止画は高精細に表示される。

【0188】

図17は、本実施形態12において、画像信号35A, 36Aの電圧をレベルシフトする回路構成を示す回路図である。まず、パーソナルコンピュータなどの画像信号発生装置からの画像データをD/A変換器200で変換し、動画・静止画の判別データにより、レベルシフタ201でハイレベル信号35Aとローレベル信号36Aとのいずれかを選択し、アンプ202を通して、信号配線43に信号を印加する。

【0189】

この時、高精細の静止画表示の場合は、信号配線43を通して、レベルシフタ201で得たハイレベル信号35Aをブロック内の1画素41に印加する。次のフレームで、今回書き込んだピクセルを保持し、異なるピクセルに書き込むと、高精細の表示が可能となる。

【0190】

低精細の動画表示の場合は、信号配線43を通して、レベルシフタ201で得たローレベル信号36Aをブロック内の全ピクセル41に印加する。

【0191】

本実施形態12では、高精細領域では、1ブロック内の1ピクセルを選択し表

示したが、レベルシフト 2 0 1 を信号配線 4 3 ごとに配置すれば、対角のピクセル 4 1 A, 4 1 D を同時に書き込み、同様に、ピクセル 4 1 B, 4 1 C を同時に書き込みできる。

【 0 1 9 2 】

低精細表示時には、レベルシフト 2 0 1 を信号配線 4 3 ごとに配置すれば、ピクセル 4 1 A と 4 1 C とは同一信号で書き込み、ピクセル 4 1 B と 4 1 D はそれとは異なる同一信号を同時に書き込みできる。

【 0 1 9 3 】

したがって、本実施形態 1 2 は、走査ライン 4 0 ごとに任意の領域を選択し、精細度の異なる表示が可能となる。

【 0 1 9 4 】

また、従来とほぼ同様に簡略な画素構造でも、対向電極を分割するのみで、像域分離表示方式を実現できる。

【 0 1 9 5 】

さらに、本方式は、走査ライン 4 0 方向には、2 ピクセル以上で、2 ピクセルの整数倍であれば、任意に領域を選択できる。

【 0 1 9 6 】

【実施形態 1 3】

図 1 8 は、本発明による像域分離表示を実現するための画素構造パターンの実施形態を示す平面図である。

【 0 1 9 7 】

本実施形態 1 3 は、実施形態 1 2 において、同一基板上にピクセル電極と対向電極とを有し、液晶層に横電界を印加する方式である。1 ブロックは、赤、緑、青の 3 ピクセルを 1 画素としたとき、2 × 2 ピクセルの 4 ピクセルより形成される。

走査配線 4 0 には、1 ピクセルごとにスイッチである薄膜トランジスタ 4 1 A R, 4 1 A G, 4 1 A B などのゲート電極が接続され、薄膜トランジスタ 4 1 のドレイン電極には、それぞれ赤色画像信号配線 4 3 R, 緑色画像信号配線 4 3 G, 青色画像信号配線 4 3 B が接続されている。

【0198】

薄膜トランジスタ41のソース電極には、ピクセル電極が接続され、ピクセル電極と対向電極44との間に、液晶層が挟まれている。

【0199】

対向電極44は、横方向2ピクセルごとに共通化されており、さらに、1ラインごとに共通化され、対向電極44A、44B、44C、…で構成され、ピクセル内でコンタクト部52を介して、接続されている。

【0200】

その他の効果作用などは、実施形態12と同様である。

【0201】

【実施形態14】

図19は、本発明による像域分離表示を実現するための画素構造パターンの実施形態を示す平面図である。

【0202】

本実施形態14は、実施形態12において、一对の透明基板の一方にピクセル電極を設け、もう一方の透明基板に対向電極を設け、液晶層に縦電界を印加する方式である。

【0203】

1ブロックは、赤、緑、青の3ピクセルを1画素としたとき、2×2ピクセルの4ピクセルとして形成される。走査配線40には、1ピクセルごとにスイッチである薄膜トランジスタ41AR、41AG、41ABなどのゲート電極が接続され、薄膜トランジスタ41のドレイン電極には、それぞれ赤色画像信号配線43R、緑色画像信号配線43G、青色画像信号配線43Bが接続されている。

【0204】

薄膜トランジスタ41のソース電極には、ピクセル電極が接続され、ピクセル電極と対向電極44との間に、液晶層が挟まれている。

【0205】

対向電極44は、対向基板側に配置され、横方向2ピクセルごとに共通化されており、1ラインごとに共通化され、対向電極44A、44B、44C、…で構

成され、コンタクト部 4 8 を介して、ピクセル内で接続されている。

【 0 2 0 6 】

ピクセル電極 4 5 は、透明電極でなければならないが、対向電極 4 4 A, 4 4 B を金属として、配線抵抗を大幅に低減できる。

【 0 2 0 7 】

本実施形態 1 4 の構造を採用すると、開口率を飛躍的に上げることができる。

【 0 2 0 8 】

その他の作用効果などは、実施形態 1 3 と同様である。

【 0 2 0 9 】

【実施形態 1 5】

図 2 0 は、本発明による像域分離表示を実現するための画素構造パターンの実施形態を示す平面図である。

【 0 2 1 0 】

本実施形態 1 5 は、実施形態 1 3 のカラーフィルタを走査配線 4 0 に平行なストライプ構造とした。

【 0 2 1 1 】

その他の作用効果などは、実施形態 1 3 と同様である。

【 0 2 1 2 】

【実施形態 1 6】

図 2 1 は、本発明による像域分離表示を実現するための画素構造パターンの実施形態を示す平面図である。

【 0 2 1 3 】

本実施形態 1 6 は、実施形態 1 4 のカラーフィルタを走査配線 4 0 に平行なストライプ構造とし、さらに開口率を上げた。

【 0 2 1 4 】

対向基板の対向電極 4 5 も、図 2 1 に示すように、2 ピクセルごとに分割し、1 走査ラインごとにコンタクト部 4 8 で接続されている。

【 0 2 1 5 】

その他の作用効果などは、実施形態 1 4 と同様である。

【 0 2 1 6 】

【実施形態 1 7】

図 2 2 は、本発明による像域分離表示方式において、鮮明な動画を得るために、ブリンクバックライトを適用した実施形態の動作波形を示すタイムチャートである。

【 0 2 1 7 】

本実施形態 1 7 では、1 ピクセル内に 1 個のスイッチを有する上記すべての実施形態に適用できる。

【 0 2 1 8 】

本実施形態 1 2 の液晶ディスプレイは、照明装置を背面に備え、偏光板を有する一対の透明基板とこの一対の透明基板間に挟まれた液晶層とを有し、液晶層に電界を印加して液晶層の配向状態を制御し、画像を表示する。

【 0 2 1 9 】

液晶層の透過率が曲線 7 0 A, 7 1 A のように変化するとき、その液晶の応答に同期して、照明装置を曲線 6 0 A, 6 1 A のように発光させると、低精細で高速に書き換えられる領域で鮮明な画像が得られる。

【 0 2 2 0 】

高精細領域と低精細領域とを分割して照明装置を発光させることが困難である場合は、高精細領域の明るさと低精細領域の明るさとのバラツキを防止するために、すべての走査配線信号 3 0 A, 3 0 B に同期して、照明装置の発光をブリンクさせる必要がある。

【 0 2 2 1 】

【実施形態 1 8】

図 2 3 は、本発明による像域分離表示方式を適応した画像表示システムの実施形態を示すブロック図である。本実施形態 1 8 は、画像表示装置 1 7 0 内に、動画・静止画判別回路 1 8 0 を備えている。パーソナルコンピュータなどの画像信号を発生する画像信号発生装置 1 7 1 からの画像信号が、バス配線 1 7 4 を通して、グラフィックコントローラである表示制御装置 1 7 2 に入力され、全画面分のデータがフレームメモリ 1 7 3 に蓄えられる。

【 0 2 2 2 】

動画・静止画判別回路 1 8 0 は、表示制御装置 1 7 2 からのデータが動画か静止画かを判断し、画像表示装置に表示する。

【 0 2 2 3 】

本実施形態 1 8 によれば、従来の画像表示装置に代えて、画像表示装置 1 7 0 を設置するのみで、実質的に高精細画像表示と高速動画表示とを両立できる像域分離の表示が可能となる。なお、従来の画像表示装置と置き換える他に、従来の画像表示装置と併用してもよい。

【 0 2 2 4 】

【実施形態 1 9】

図 2 4 は、本発明による像域分離表示方式を適応した画像表示システムの実施形態を示すブロック図である。本実施形態 1 9 は、グラフィックコントローラである表示制御装置 1 7 2 内に、動画・静止画判別回路 1 8 0 を備えている。パーソナルコンピュータなどの画像信号を発生する画像信号発生装置 1 7 1 からの画像信号が、バス配線 1 7 4 を通して、グラフィックコントローラである表示制御装置 1 7 2 に入力され、その中で動画か静止画かを判別され、配線 1 7 6 を通して、従来の画像表示装置 1 7 0 に送られる。

【 0 2 2 5 】

本実施形態 1 9 によれば、配線 1 7 6 内の信号周波数を低減でき、高密度な情報を伝送できる。また、前フレームと変化の無い部分は、フレームメモリ 1 7 3 からデータを転送し、前フレームで書き換わった部分のみをグラフィックコントローラ 1 7 2 からできる。したがって、グラフィックコントローラ 1 7 2 以下の伝送路の負荷を低減でき、高密度表示が可能となる。

【 0 2 2 6 】

さらに、グラフィックコントローラ 1 7 2 内に動画・静止画判別回路 1 8 0 を搭載したので、画像表示装置 1 7 0 の大きさおよび重さの増大を避けて、コンパクトな画像表示装置 1 7 0 を維持できる。

【 0 2 2 7 】

【実施形態 2 0】

図 2 5 は、本発明による像域分離表示方式を適応した画像表示システムの実施形態を示すブロック図である。本実施形態 2 0 は、パーソナルコンピュータなどの画像信号発生装置 1 7 1 内に、動画・静止画判別回路 1 8 0 を備えている。画像信号発生装置 1 7 1 内で動画と静止画とを判別し、変化した画像のみをグラフィックコントローラ 1 7 2 に伝送し、変化の無い部分は、フレームメモリ 1 7 3 から伝送する。

【 0 2 2 8 】

本実施形態 2 0 によれば、すべてのバス配線 1 7 4, 1 7 5, 1 7 6 の負荷を低減し、高密度な情報を伝送できる。また、グラフィックコントローラの負荷も低減でき、高密度な情報を高速に処理できる。

【 0 2 2 9 】

さらに、画像信号発生装置 1 7 1 内に動画・静止画判別回路 1 8 0 を搭載したので、画像表示装置 1 7 0 の大きさおよび重さの増大を避けて、コンパクトな画像表示装置 1 7 0 を維持できる。

【 0 2 3 0 】

【発明の効果】

本発明によれば、人間の視覚の特性を利用し、認識度の低い情報を削減し、実質的に高精細静止画表示と高速動画表示とを両立できる画像表示装置が得られる。

【 0 2 3 1 】

すなわち、本発明は、実質的に高精細静止画表示と高速動画表示とを両立させるために、動画の精細度を低減して高速書き換え表示する領域と、静止画を低速で書き換え高精細表示する領域とを任意に切り換え可能な像域分離表示方式を適用した画像表示装置を提供できる。

【 0 2 3 2 】

その結果、高精細静止画表示、高速動画表示、多階調表示が可能で、情報量が多く、満足すべき画質の画像表示装置を提供できる。

【図面の簡単な説明】

【図 1】

本発明による画像表示装置の全体構成を示すブロック図である。

【図 2】

図 1 の実施形態におけるフレームごとの画素への書き込み状況を説明するために表示エリアの一部を拡大して示す図である。

【図 3】

本発明による像域分離表示を実現するための画素回路構成の実施形態 1 を示す回路図である。

【図 4】

本発明による像域分離表示をするために図 3 の各配線に印加する駆動電圧波形の一例を示すタイムチャートである。

【図 5】

本発明による像域分離表示を実現するための画素構造パターンの実施形態 2 を示す平面図である。

【図 6】

本発明による像域分離表示を実現するための画素構造パターンの実施形態 3 を示す平面図である。

【図 7】

本発明による像域分離表示を実現するための画素構造パターンの実施形態 4 を示す平面図である。

【図 8】

本発明による像域分離表示を実現するための画素構造パターンの実施形態 5 を示す平面図である。

【図 9】

本発明による像域分離表示方式において、鮮明な動画を得るために、ブリンクバックライトを適用した実施形態 6 の動作波形を示すタイムチャートである。

【図 1 0】

本発明による像域分離表示を実現するための画素回路構成の実施形態 7 を示す回路図である。

【図 1 1】

本発明による像域分離表示を実現するための画素構造パターンの実施形態 8 を示す平面図である。

【図 1 2】

本発明による像域分離表示を実現するための画素回路構成の実施形態 9 を示す回路図である。

【図 1 3】

本発明による像域分離表示を実現するための画素構造パターンの実施形態 1 0 を示す平面図である。

【図 1 4】

本発明による像域分離表示を実現するための画素構造パターンの実施形態 1 1 を示す平面図である。

【図 1 5】

本発明による像域分離表示を実現するための画素回路構成の実施形態 1 2 を示す回路図である。

【図 1 6】

本発明による像域分離表示をするために図 1 5 の各配線に印加する駆動電圧波形の一例を示すタイムチャートである。

【図 1 7】

実施形態 1 2 において、画像信号 3 5 A, 3 6 A の電圧をレベルシフトする回路構成を示す回路図である。

【図 1 8】

本発明による像域分離表示を実現するための画素構造パターンの実施形態 1 3 を示す平面図である。

【図 1 9】

本発明による像域分離表示を実現するための画素構造パターンの実施形態 1 4 を示す平面図である。

【図 2 0】

本発明による像域分離表示を実現するための画素構造パターンの実施形態 1 5 を示す平面図である。

【図 2 1】

本発明による像域分離表示を実現するための画素構造パターンの実施形態 1 6 を示す平面図である。

【図 2 2】

本発明による像域分離表示方式において、鮮明な動画を得るために、ブリンクバックライトを適用した実施形態 1 7 の動作波形を示すタイムチャートである。

【図 2 3】

本発明による像域分離表示方式を適応した画像表示システムの実施形態 1 8 を示すブロック図である。

【図 2 4】

本発明による像域分離表示方式を適応した画像表示システムの実施形態 1 9 を示すブロック図である。

【図 2 5】

本発明による像域分離表示方式を適応した画像表示システムの実施形態 2 0 を示すブロック図である。

【符号の説明】

- 1 0 表示コントローラ
- 1 1 画像変換回路
- 1 2 信号ドライバ
- 1 3 走査ドライバ
- 1 4 画素選択ドライバ
- 1 5 表示エリア
- 1 5 A 低精細領域
- 1 5 B 高精細領域
- 2 0 走査配線
- 2 1 ブロック選択信号配線
- 2 2 画像信号配線
- 2 3 第 2 のスイッチ
- 2 4 第 1 のスイッチ


- 2 5 ピクセル部
- 2 6 対向電極
- 2 7 コンタクト部
- 2 8 コンタクト部
- 2 9 コンタクト部
- 3 0 走査信号
- 3 1 画像信号
- 3 2, 3 3 ブロック選択信号
- 3 4 1 フレーム
- 3 5 静止画表示時間
- 3 5 A 静止画信号
- 3 6 動画表示時間
- 3 6 A 動画信号
- 3 7 A 静止画対向電極電位
- 3 7 B 動画対向電極電位
- 4 0 走査配線
- 4 1 スイッチ
- 4 2 ピクセル部
- 4 3 画像信号配線
- 4 4 対向電極
- 4 5 対向電極
- 4 6 画素電極
- 4 7 コンタクト部
- 4 8 コンタクト部
- 4 9 対向電極
- 5 0 A, 5 0 B, 5 0 C, 5 0 D 1 画素
- 5 0 * R 赤表示 1 ピクセル
- 5 0 * G 緑表示 1 ピクセル
- 5 0 * B 青表示 1 ピクセル

(* は、画素の位置を示す A, B, C, D のいずれか)


- 5 1 画素電極
- 5 2 保持容量
- 5 3 コンタクト部
- 5 4 対向電極
- 6 0, 6 1 光出射時間
- 7 0, 7 1 液晶透過率変化
- 1 0 0 第 1 フレーム
- 1 0 1 第 2 フレーム
- 1 0 2 第 3 フレーム
- 1 0 3 第 4 フレーム
- 1 5 0 第 1 フレーム高精細画素
- 1 5 1 第 2 フレーム高精細画素
- 1 5 2 第 3 フレーム高精細画素
- 1 5 3 第 4 フレーム高精細画素
- 1 6 0 第 1 フレームの低精細画素
- 1 6 1 第 2 フレームの低精細画素
- 1 6 2 第 3 フレームの低精細画素
- 1 6 3 第 4 フレームの低精細画素
- 1 7 0 画像表示装置
- 1 7 1 パーソナルコンピュータ
- 1 7 2 グラフィックコントローラ
- 1 7 3 フレームメモリ
- 1 7 4, 1 7 5, 1 7 6 配線
- 1 8 0 動画・静止画判別回路
- 2 0 0 D/A 変換器
- 2 0 1 電圧レベル変換器
- 2 0 2 アンプ
- 2 0 3 スイッチ

【書類名】 図面


【図1】




【図2】




【図 3】




【図4】




【図 5】




【図6】




【図 7】




【図 8】




【図9】




【図 10】




【図 1 1】




【図 12】




【図 13】




【図14】




【図 1 5】




【図 1 6】




【図 17】




【図 1 8】




【図 1 9】




【図20】




【図 21】




【図 2 2】




【図 23】



【図 24】



【図 2 5】



【書類名】 要約書

【要約】

【課題】 実質的に高速動画表示領域と高精細静止画表示領域とを任意に切り換え可能な画像表示装置を提供する。

【解決手段】 表示コントローラ10と画像変換回路11と表示パネル15とを有する画像表示装置であって、表示パネル15に解像度の異なるデータを送るフレームメモリと動画・静止画判別回路とを含み、表示パネル15が、信号配線に画像データ信号を印加する信号ドライバ12と、走査配線に走査信号を印加するゲートドライバ13と、選択信号配線に表示ブロック選択信号を印加する画素選択ドライバ14とを備えて、表示パネル15が、マトリクス状に配置された多数の画素のうち所定数の複数画素を1ブロック単位とし、1ブロック内の複数画素に1走査期間で同じ情報を表示する動画表示領域15A と1ブロック内の複数画素に複数回の走査でそれぞれ異なる情報を表示する静止画表示領域15B とを組み合わせることで1画面を構成し、表示する。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号 [000005108]

1. 変更年月日 1990年 8月31日

[変更理由] 新規登録

住 所 東京都千代田区神田駿河台4丁目6番地
氏 名 株式会社日立製作所